

VLSI Design – Lab 3

Analog Design

מרצה: דר' ארתור ספיבק

מתרגלת: גב' מאיה חלפון

קבוצה:

16 – stu31

מגישים:

ירון חדד – 316411057


צפריר אוסוביצקי - 209041748

תאריך הגשה: 12.01.2026


חלק א: בניית Half Adder

Half-Adder הוא מעגל לוגי צירופי המשמש לביצוע פעולת חיבור של שני ביטים בודדים.
יש לו שתי כניסות (a, b) ושתי יציאות (s-sum, c-carry).
הסיבה שהוא נקרא "חצי" מחבר היא שהוא אינו מסוגל לקבל "נשא" מדרגה קודמת לכן, הוא מתאים רק לחיבור הביט ה - LSB.


להלן קוד ה- Verilog של ה- Half Adder:



לאחר כתיבת הקוד יצרנו סכמת RTL של רכיב ה Half Adder להלן הסכמה:



כעת נבחן את הרכיב שיצרנו ע"י Test Bench עם כול הקומבינציות האפשריות של הביטים:



לפי דיאגרמת הגלים ניתן לראות כי כול 10ns התבצע חישוב אחר לפי ערכים שונים של a, b
 ניקח לדוגמה את פרק הזמן המסומן בצהוב ב-27.800ns
 inputs: $a=0, b=1 \rightarrow$ outputs: $sum=1, cout=0$

להלן צילום של הסינטזה:

The screenshot displays the Vivado 2025.1 IDE interface for a project named "Half_Adder". The top menu bar includes File, Edit, Flow, Tools, Reports, Window, Layout, View, and Help. The top status bar indicates "Synthesis Complete".

The left sidebar shows the project navigation tree with the following sections:

- SIMULATION**
 - Run Simulation
- RTL ANALYSIS**
 - Run Linter
 - Open Elaborated Design
 - Report Methodology
 - Report DRC
 - Schematic
- SYNTHESIS**
 - Run Synthesis
 - Open Synthesized Design
 - Constraints Wizard
 - Edit Timing Constraints
 - Set Up Debug
 - Open Dataflow Design
 - Report Timing Summary
 - Report Clock Networks
 - Report Clock Interaction
 - Report Methodology
 - Report DRC
 - Report Utilization
 - Report Power
 - Schematic
- IMPLEMENTATION**
 - Run Implementation
 - Open Implemented Design

The central workspace shows the "SYNTHESIZED DESIGN" for the "Half_Adder" project. The "Sources" pane on the left lists the project files: "Half_Adder", "Nets (8)", and "Leaf Cells (6)". The "Schematic" pane on the right displays the synthesized circuit diagram, which includes two input buffers (IBUF), two LUT2s, and two output buffers (OBUF). The circuit is configured to implement a Half Adder, with inputs 'a' and 'b' and outputs 'carry' and 'sum'.


The bottom console window shows the synthesis logs, including the following information:

```
INFO: [Project 1-479] Netlist was created with Vivado 2025.1
INFO: [Project 1-570] Preparing netlist for logic optimization
INFO: [Opt 31-156] Pushed 0 inverter(s) to 0 load pin(s).
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00 . Memory (MB): peak = 3830.309 ; gain = 0.000
INFO: [Project 1-111] Unisim Transformation Summary:
A total of 2 instances were transformed.
IBUF => IBUF (IBUFCTRL, IBUF): 2 instances
open_run: Time (s): cpu = 00:00:06 ; elapsed = 00:00:07 . Memory (MB): peak = 4033.223 ; gain = 518.184
```


חלק ב: בניית Full Adder

Full Adder הוא מעגל לוגי צירופי המבצע חיבור של שלושה ביטים בודדים. בניגוד לחצי מחבר, הוא מסוגל להתחשב ב"נשא" שהגיע מדרגת חיבור קודמת, ולכן הוא מאפשר חיבור של מספרים בינאריים ארוכים. יש לו שלוש כניסות (a, b, cin) ושתי יציאות (s, cout).

להלן קוד ה-Verilog של ה-Full Adder:




לאחר כתיבת הקוד יצרנו סכמת RTL של הרכיב:



ניתן לראות כי הוא בנוי משני HA ובכך מתחשב בכול הכניסות שהוא מקבל יחד עם שכלול חיבור הביטים.


כעת נבחן את הרכיב שיצרנו ע"י Test Bench עם כול הקומבינציות האפשריות של הביטים:




לפי דיאגרמת הגלים ניתן לראות כי כול 10ns התבצע חישוב אחר לפי ערכים שונים של `a`, `b`, `cin` – ניקח לדוגמה את פרק הזמן המסומן בצהוב 54.768ns

Inputs: `a=1`, `b=0`, `cin=1` → outputs: `sum=0`, `carry=1`

להלן צילום הסינטזה:




לאחר implementation - בין הבלוקים בתוך החיווט את הירוק שנוצר:




חלק ג: בניית Full Adder 4bits Ripple Carry


Ripple Carry Adder הוא שרשור של מספר Full Adders ברצף כך שביט ה"נשא היוצא" של אחד עובר לביט ה"נשא הנכנס" של Full Adder הבא וכן הלאה, במקרה שלנו מדובר ב-4. להלן סכמה שלקחתי מהאינטרנט:

4-Bit Adder




לאחר הגדרת כתובת ה-IP המשכנו לפי ההוראות להלן התהליך:







לאחר ההוראות לביצוע שעשינו יצרנו בהצלחה קובץ design בו בנינו את ה-RTL באופן עצמאי ע"י חיווט:



יצירת קוד על פי הדיאגרמה שבנינו להלן הקוד שמנצח:




הרצת סימולציה עם חיבור הספרות האחרונות של ת"ז שלנו ירון-7 צפריר-8, לאחר סידור הביטים לפי הסדר הרצוי LSB – MSB




ניתן לראות כי סכום הספרות יצא $7 + 8 = 15$ כמו שציפינו ובנוסף נראה זאת מבחינת הביטים:

$$a = 0111, b = 1000, c_{in} = 0 \rightarrow sum = 1111, carry = 0$$

שלב ה-RTL להלן הסכמה:



להלן צילום הסינטזה:



לאחר implementation – חיווט המסומן בירוק בתוך הרכיב:

Full_Adder4bit - [C:/Users/yaroh/Full_Adder4bit/Full_Adder4bit.xpr] - Vivado 2025.1

Implementation Complete ✓

Default Layout

Flow Navigator

- Run Linter
- Open Elaborated Design
- Report Methodology
- Report DRC
- Schematic
- SYNTHESIS
- Run Synthesis
- Open Synthesized Design
- Constraints Wizard
- Edit Timing Constraints
- Set Up Debug
- Open Dataflow Design
- Report Timing Summary
- Report Clock Networks
- Report Clock Interaction
- Report Methodology
- Report DRC
- Report Utilization
- Report Power
- Schematic
- IMPLEMENTATION**
- Run Implementation
- Open Implemented Design
- Constraints Wizard
- Open Dataflow Design
- Edit Timing Constraints
- Report Timing Summary

Sources Netlist

- design_1_wrapper
 - Nets (28)
 - Leaf Cells (14)
 - design_1_I (design_1)
 - Nets (25)
 - Full_Adder_0 (design_1_Full_Adder_0_0)
 - Full_Adder_1 (design_1_Full_Adder_0_1)
 - Full_Adder_2 (design_1_Full_Adder_0_2)
 - Full_Adder_3 (design_1_Full_Adder_0_3)
 - xslice_0 (design_1_xslice_0_0)
 - xslice_1 (design_1_xslice_0_1)

Cell Properties

carry_INST_0

Name: design_1_I/Full_Adder_3/carry_INST_0

General Properties Power Nets Cell Pins

Project Summary Device Package IP - Full_Adder design_1_wrapper.v

Timing Summary

General Information

Timer Settings

Design Timing Summary

Methodology Summary

Check Timing (0)

Intra-Clock Paths

Inter-Clock Paths

Other Path Groups

User Ignored Paths

Timing Summary - impl_1 (saved)

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): inf	Worst Hold Slack (WHS): inf	Worst Pulse Width Slack (WPWS): NA
Total Negative Slack (TNS): 0.000 ns	Total Hold Slack (THS): 0.000 ns	Total Pulse Width Negative Slack (TPWS): NA
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: NA
Total Number of Endpoints: 5	Total Number of Endpoints: 5	Total Number of Endpoints: NA

There are no user specified timing constraints.